原标题：性能质飞跃：解读PCIe 4.0 SSD技术
今年五月,在2019台北电脑展上，群联携手 AMD，共同宣布PCIe 4.0 应用时代来临，共组新世代效能应用 PC 平台及产业生态圈，目前AMD旗下支持PCIe 4.0的第三代处理器和X570系列主板已经全面开售，这也意味着PCIe 4.0正式进入实用阶段。与此同时，相关厂商也第一时间拿出了PCIe 4.0标准的SSD产品公布于世，这标志着SSD开始进入PCIe 4.0时代？
所谓PCIe也称PCI-Express全称(peripheral component interconnect express)，它是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。事实上，PCIe组建于1992年，由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”，简称“PCI-e”。它的主要优势就是数据传输速率高，而且还有相当大的发展潜力。
目前，目前PCIe成员包括英特尔、AMD、NVIDIA、惠普、戴尔、高通、联想、IBM等科技企业，PCI Express也有多种规格，从PCI Express x1到PCI Express x32，能满足将来一定时间内出现的低速设备和高速设备的需求。而目前的硬件主流标准是PCIe 3.0，其信号速率提升至8GT/s，约为上一代产品带宽的两倍，而且编码方式也改成了更高效的128b/130b模式，因此单通道单向带宽依然实现了接近翻倍的提升，16通道双向带宽高达31.5GB/s。
从发展进度看，截止2019年1月份，主流主板均支持pcie 3.0，但到了5月份，群联携手 AMD推动更先进的PCIe 4.0标准，那么，PCIe 4.0到底有多快？现在市面上又有哪些产品支持PCIe 4.0呢？
我们知道， 现行的PCIe 3.0规范，信号速率为8GT/s，编码方式是128b/130b模式，即每传输128个Bit，需要发送130个Bit。那么，PCIe 3.0协议的每一条Lane支持 8 * 128 / 130 = 7.877 Gbps = 984.6 MB/s 的速率，一条PCIe 3.0 x16的通道，x16的可用带宽为 7.877*16 = 126.031 Gbps = 15.754 GB/s，双向带宽高达31.5GB/s。
而PCIe 4.0，则是将这个带宽再翻一倍。带宽越大，能够瞬间传输的数据也就越多，这意味着新的芯片Lane４条就可以达到８条甚至16条的能力，所以NVMe 协议的 SSD才能做出容量更大，速度更快的产品。
而在台北展上，群联也发布了自家的 PS5016-E16 控制芯片 IC，这是群联目前的旗舰产品，也是消费应用市场上领先业界且唯一的 PCIe Gen4x4 NVMe SSD 控制芯片。采用 28nm 制程且搭载最新的 96 层 3D NAND 闪存以及第四 代的 LDPC 纠错引擎，群联 PS5016-E16 控制芯片最高效能达到 5GB/s，这也是目前SSD所能达到的最快速度了。
具体到产品上，目前已知采用了PCIe4.0标准的产品有：影驰HOF Pro PCIe M.2、美商海盗船PCIe 4.0 SSD MP600以及 技嘉PCIe 4.0 SSD，它们均采用了群联全新主控PS5016-E16，强大的效能让它们展现出令人惊叹的读写速度，比如商海盗船MP600 凭借新一代PCIe 4.0芯片，最高读取速度达到5GB/s，在性能方面有了质的飞跃。
目前来看，一些供应商提供PCIe光纤产品，但这些通常仅在特定情况下才能使用，其中透明PCIe桥接优于使用更主流的标准（如InfiniBand或以太网），可能需要额外的软件支持它当前的实现集中于距离而不是原始带宽，并且通常不实现全×16链路。
在未来，移动PCIe也是一个应用，其规范（缩写为M-PCIe）允许PCI Express架构在MIPI Alliance的M-PHY物理层技术上运行。基于已经广泛采用的M-PHY及其低功耗设计，移动PCIe允许PCI Express在平板电脑和智能手机中使用。
延伸阅读：PCIe版本演化历史！
PCIe最初被称为HSI（用于高速互连），并在最终确定其PCI-SIG名称PCI Express之前，将其名称更改为3GIO（第三代I / O）。 名为阿拉帕霍工作组（AWG）的技术工作组制定了该标准。 对于初稿，特设工作组只包括英特尔工程师; 随后特设工作组扩大到包括行业伙伴。截至2013年，PCI Express版本4已经起草，在2017将达到最终规格。在2016年PCI SIG的年度开发者大会上和英特尔开发者论坛上，Synopsys展示了一款在PCIe 4.0上运行的系统。
PCIe 1.0a
2003年，PCI-SIG推出了PCIe 1.0a，每通道数据速率为250 MB / s，传输速率为每秒2.5 gigatransfer（GT / s）。 传输速率表示为每秒传输量，而不是每秒位数，因为传输量包括不提供额外吞吐量的开销位; PCIe 1.x使用8b / 10b编码方案，导致占用了20% （= 2/10）的原始信道带宽。
PCIe 1.1
2005年，PCI-SIG推出了PCIe 1.1。 此更新的规范包括澄清和几项改进，但与PCI Express 1.0a完全兼容。 数据速率没有变化。
PCIe 2.0
PCI-SIG于2007年1月15日宣布推出PCI Express Base 2.0规范。PCIe 2.0标准将PCIe 1.0至5 GT / s的传输速率提高了一倍，每通道吞吐量从250 MB / s上升到500 MB / s。因此，32通道PCIe连接器（×32）可支持高达16 GB / s的总吞吐量。
PCIe 2.0主板插槽与PCIe v1.x卡完全向后兼容。 PCIe 2.0卡也通常使用PCI Express 1.1的可用带宽向下兼容PCIe 1.x主板。总体来说，为v2.0设计的显卡或主板将与另一个v1.1或v1.0a配合使用。
PCI-SIG还表示，PCIe 2.0具有对点对点数据传输协议及其软件架构的改进。
英特尔首款支持PCIe 2.0的芯片组是X38，截至2007年10月21日，各种厂商（Abit，Asus，Gigabyte）开始出货。AMD开始使用其AMD 700芯片组系列支持PCIe 2.0，nVidia从MCP72开始。Intel的所有芯片组，包括Intel P35芯片组，都支持PCIe 1.1或1.0a。
像1.x一样，PCIe 2.0使用8b / 10b编码方案，因此每通道提供5 GT / s原始数据速率的有效4 Gbit / s最大传输速率。
PCIe 2.1
PCI Express 2.1（其规范日期为2009年3月4日）支持计划在PCI Express 3.0中全面实施的大部分管理，支持和故障排除系统。 但是，速度与PCI Express 2.0相同。 不幸的是，插槽功率的增加打破了PCI Express 2.1卡和1.0 / 1.0a的一些较旧的主板之间的向后兼容性，但是大多数具有PCI Express 1.1连接器的主板都由厂商通过实用程序提供BIOS更新，以支持向后兼容性 的PCIe 2.1。
PCIe 3.0
PCI Express 3.0基本规范版本3.0在多个延迟之后于2010年11月提供。 2007年8月，PCI-SIG宣布PCI Express 3.0将以每秒8吉比特的速度（GT / s）进行比特率，并且将与现有的PCI Express实现向后兼容。当时还宣布，PCI Express 3.0的最终规范将延迟到2010年第二季度。PCI Express 3.0规范的新功能包括增强信令和数据完整性的一些优化，包括发射机和接收机均衡，PLL改进，时钟数据恢复和当前支持的拓扑的通道增强。
PCI-SIG的分析发现，在PCI-SIG互连带宽扩展的可行性方面进行了为期6个月的技术分析，发现每秒8个千兆传输速率可以在主流硅工艺技术中制造，并且可以部署在现有的低成本材料和基础设施上，同时保持对PCI Express协议栈的完全兼容性（可忽略不计的影响）。
PCI Express 3.0将编码方案从之前的8b / 10b编码升级到128b / 130b，将带宽开销从PCI Express 2.0的20%降低到大约1.54%（= 2/130）。这通过称为“加扰”的技术来实现，该技术将已知的二进制多项式应用于反馈拓扑中的数据流。因为加扰多项式是已知的，所以可以通过使用反多项式的反馈拓扑运行数据来恢复数据。 PCI Express 3.0的8 GT / s比特率有效地提供每通道985 MB / s，实际上相对于PCI Express 2.0的通道带宽翻倍
2010年11月18日，PCI特别兴趣小组正式向其成员发布了完成的PCI Express 3.0规范，以便根据新版本的PCI Express构建设备。
PCIe 3.1
2013年9月，PCI Express 3.1规格已经宣布在2013年底或2014年初发布，在三个方面整合了PCI Express 3.0规范的各种改进：电源管理，性能和功能它于2014年11月发布。
PCIe 4.0
2011年11月29日，PCI-SIG宣布PCI Express 4.0提供16Gb / s比特率，使PCI Express 3.0提供的带宽增加一倍，同时保持软件支持和二手机械接口的向后兼容性。 PCI Express 4.0规格也将带来OCuLink-2，这是Thunderbolt连接器的替代品。 OCuLink版本2将具有高达16 GT / s（总共8GB / s×4通道），而Thunderbolt 3连接器的最大带宽为5GB / s。 另外，还要研究主动和空闲功率优化。 最终规格预计将于2017年发布。
在2016年8月，Synopsys在英特尔开发者论坛上展示了运行PCIe 4.0的测试机。 他们的知识产权已经授权给几家计划在2016年底提供其芯片和产品的公司。
PCI-E SD 7.0
2018年6月，SD协会已经基本完成了全新一代SD 7.0标准规范的制定工作，计划在2018年6月26-28日上海举办的MWC大会上正式公布。
免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。
