12月10日消息，新思科技（Synopsys）近日宣布，其集成了2.5D和3D多裸晶芯片封装协同设计和分析技术3DIC Compiler平台已通过三星多裸晶芯片集成(MDI™)流程认证，以助力面向高性能计算、AI和5G等计算密集型应用SoC的创新。基于此，双方共同客户能够通过统一的3DIC设计平台高效管理复杂的2.5D和3D设计，支持数千亿晶体管设计，并达成更佳PPA目标和扩展性能。
多裸晶芯片集成是指将多个裸晶芯片堆叠并集成在单个封装中，以满足在PPA、功能性、外形尺寸和成本方面的系统要求。在这种模式下，终端产品可模块化灵活组合，将不同的技术混合和匹配成解决方案，以满足不同的市场细分或需求。3DIC Compiler是一套完整的端到端解决方案，可实现高效的多裸晶芯片设计和全系统集成。它建立在高度集成的新思科技Fusion Design Platform™的通用、可扩展的数据模型之上，支持多裸晶芯片的协同设计和分析，为3D可视化、设计早期探索、规划、具体实现、设计分析和签核提供统一无缝集成的环境。
3DIC Compiler平台集成了StarRC™和PrimeTime®黄金签核解决方案，氪为多裸晶芯片提取寄生参数及静态时序分析(STA)；采用Ansys® RedHawk™-SC和HFSS技术进行电迁移/电压降(EMIR)分析、信号完整性/电源完整性(SI/PI) 分析及热分析；内置PrimeSim™ Continuum用以电路仿真，并集成了IC Validator™用以设计规则检查(DRC) 、电路布局验证(LVS) ；同时还包含了新思科技TestMAX™支持IEEE1838多裸晶芯片测试设计标准的DFT 解决方案。
3DIC Compiler作为新思科技Fusion Design Platform的一部分，与Fusion Compiler™结合使用可扩展实现多裸晶芯片RTL-to-GDSII的协同优化。此外，该解决方案还提供DesignWare®Foundation、112G USR/XSR Die-to-Die和HBM2/2E/3IP、SiliconMAX™ In-Chip Monitoring and Sensing IP，并支持集成光电技术。更广泛的解决方案可通过新思科技Verification Continuum®平台提供硬件和软件协同验证、功率分析和系统物理原型设计。3DIC Compiler平台和更广泛的芯片实现产品组合都是新思科技Silicon to Software™战略的一部分，旨在助力开发面向未来的半导体和软件产品。
- HDC 2025：开发者搭上“鸿蒙快车”，鸿蒙生态加速前行
- HarmonyOS 6开发者Beta正式启动：打造无处不在的AI体验
- 马蜂窝发布夏季“旅行蜂向标”，进山、玩水、拥抱草原是最受关注的夏季玩法
- 饿了么灰测“悦享会员”加码用户体验，提供一系列专属优惠和个性化服务
- 启信宝2025奶茶趣味报告：奶茶企业5年激增140%，40万家共筑3500亿帝国
- 《黑神话：悟空》PS5国行版将于6月18日正式发售，建议零售价268元起
- 报告：2029年美国AI搜索广告支出将达260亿美元，占比13.6%
- 重塑内生安全体系 实现AI时代安全突围 ——2025北京网络安全大会（BCS）开幕
- 覆盖上百国家！启信慧眼全球供应链“风险地图”助力中企安全“出海”
- 门禁凭证技术进化简史：开启更加安全和便利的未来
免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。
