5月9日消息，楷登电子（美国Cadence 公司）近日宣布，Cadence 数字和定制/模拟设计流程已通过台积电（TSMC）N3E 和 N2 先进工艺的设计规则手册（DRM）认证。两家公司还发布了相应的 N3E 和 N2 制程设计套件（PDK），以加快在上述节点的移动、人工智能和超大规模计算的 IC 设计创新。客户已开始积极使用这些新的工艺节点和经过认证的 Cadence® 流程来实现功率、性能和面积（PPA）目标，简化模拟迁移过程，并缩短上市时间。
Cadence 和 TSMC 紧密合作，确保其完整的 RTL-to-GDS 流程符合 TSMC 的 N3E 和 N2 节点要求，其中包括Innovus™Implementation System、Quantus™Extraction Solution 和 Quantus Field Solver、Tempus™Timing Signoff Solution 和 ECO Option、Pegasus™Verification System、Liberate™Characterization Portfolio、Voltus™IC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。Genus™Synthesis Solution结合预测性质的 iSpatial 技术也支持最新的 N3E 和 N2 技术。
完整的 Cadence 数字实现和签核流程支持一系列新的设计特征，包括为了在 N3E 节点上实现最佳 PPA 结果，从综合到签核工程变更命令（ECO）都可以使用原生的混合单元行优化技术；以及对单元引脚对齐和连接的支持。该流程可供客户快速采用，以便他们体验最新的 TSMC N3E 和 N2 工艺技术所带来的优势。
Cadence Virtuoso®Studio，包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 和 Virtuoso Layout Suite，以及 Spectre®Simulation Platform，包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator (APS)、Spectre eXtensive Partitioning Simulator (XPS) 和 Spectre RF Option，这些产品在管理工艺角仿真、统计分析、设计中心化和电路优化上均做了改进。最新的 Virtuoso ADE Suite 架构能够在现代计算集群或公有云/私有云中并行运行多达数千个仿真点，从而帮助用户优化设计。
Virtuoso Layout Suite 包含多项创新，旨在提供更高效的 IC layout，以提供更好的性能和扩展性；基于网格的结构化器件摆放方法，在布局、布线、填充和 dummy 的插入上具有互动式的助理功能；一个新的器件级自动布线工具，旨在解决先进制程节点上的挑战；在 TSMC 先进制程节点上跨节点移植定制设计和 layout，具有增强的模拟迁移和 layout 重用功能；集成的寄生参数提取和 EM-IR 检查；以及结合 Pegasus Verification Solution，进行集成式签核级别的物理验证能力。
免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。
